Cet appareil est un 74HC595 Shift Register Breakout CJMCU-595 8 bit shift register.
Description :
Description :
- Le 74HC595 contient un registre à décalage 8 bits à entrée série, un registre à décalage à sortie parallèle qui fournit des données à un registre mémoire 8 bits de type D.
- Les registres mémoire du 74HC595 ont trois sorties d'état.
- Le registre à décalage et le registre mémoire ont des horloges séparées. Le registre à décalage du 74HC595 possède une entrée série (SER), une sortie série pour la mise en cascade et une face de compensation directe (SRCLR) de la plus haute priorité.
- Lorsque la sortie est activée est élevé, la sortie du 74HC595 sera dans un état de haute impédance.
- L'horloge du registre à décalage (SRCLK) et l'horloge du registre de stockage (RCLK) sont toutes deux déclenchées par les fronts. Si les deux horloges sont liées, le registre à décalage restera en avance d'une impulsion d'horloge sur le registre de stockage.
- Plage de tension de fonctionnement : 2-6V
- Courant d'entrée faible : 1,0uA
- Capacité d'entraînement de sortie : 15 charges LSTTL
- Sorties en interface directe avec CMOS, NMOS et TTL
- Gamme de tension de fonctionnement : 2,0 à 6,0 V
- Courant d'entrée faible : 1,0uA
- Immunité au bruit élevée caractéristique des dispositifs CMOS
- En conformité avec les exigences définies par la norme JEDEC n° 7A
- Complexité de la puce : 328 FET ou 82 portes équivalentes
- Améliorations par rapport au HC595 : délais de propagation améliorés, puissance de repos réduite de 50 %, amélioration du bruit d'entrée et de l'immunité au verrouillage
Avis destiné aux résidents de Californie uniquement: WARNING: Cancer and Reproductive Harm - www.P65Warnings.ca.gov